

Pengaruh Ketebalan dan Temperatur Lapisan SiO₂ terhadap Arus Bocor dalam Kapasitor MOS Berbasis Material Berkonstanta Dielektrik Tinggi dengan Melibatkan Perangkap Muatan

Effect of Thickness and Temperature of SiO₂ Layer on Leakage Currents in MOS Capacitor Materials with High Dielectric Constant by Involving the Charge Trap

Fatimah A. Noor^{1*}, Masturi², Mikrajuddin Abdullah¹ dan Khairurrijal¹

¹Kelompok Keahlian Fisika Material Elektronik, Fakultas Matematika dan Ilmu Pengetahuan Alam, Institut Teknologi Bandung

²Jurusan Fisika, Fakultas Matematika dan Ilmu Pengetahuan Alam, Universitas Negeri Semarang

*)Email: fatimah@fi.itb.ac.id

ABSTRACT

Modeling of the leakage current in a field-effect transistor metal-oxide-semiconductor (MOSFET) with high dielectric material has been developed by taking into account the effect of charge traps formed at the interface of high-k material/SiO₂. Transmittance calculated using Airy wave function approach and involving the anisotropic electron mass and the effect of coupling between transverse and longitudinal energy represented by the speed of the electrons in the metal gate. Transmittance obtained is then used to calculate the leakage current in the structure of n⁺Poly-Si/HfSiOxN/trap/SiO₂/p-Si for oxide voltage variations, temperature, and thickness of the SiO₂. From the calculation the leakage current decreases with decreasing of oxide voltage and increasing of the thickness of the oxide layer of SiO₂. It also obtained that the temperature of device does not give a great influence on the change of leakage current.

Keywords: Leakage current, electron speed, charge traps, Airy wave function.

PENDAHULUAN

Transistor efek medan metal-oksida-semikonduktor atau yang dikenal dengan sebutan MOSFET merupakan suatu divais elektronik yang ada di hampir semua barang-barang elektronik. MOSFET terdiri dari tiga bagian penting yaitu, metal sebagai gerbang, SiO₂ sebagai lapisan insulator/oksida, dan silikon sebagai substrat di mana struktur ini dikenal dengan sebutan kapasitor MOS. Untuk mencapai performansi yang baik dengan harga yang murah MOSFET terus diperkecil sampai berdimensi sub-mikrometer. Hal ini akan membuat semakin menipisnya lapisan SiO₂ dan menimbulkan efek yang tidak menguntungkan di mana arus bocor akan membesar seiring dengan menipisnya lapisan SiO₂ (Govoreanu, B., et.al., 2003). Untuk mengantisipasi masalah tersebut diperlukan suatu material pengganti SiO₂ sebagai lapisan oksida. HfSiO_xN dengan konstanta dielektrik yang tinggi (high-k) merupakan material yang cocok untuk menggantikan SiO₂ karena


memiliki sifat dielektrik yang baik dan kestabilan suhu yang baik di atas substrat silikon (Chowdhury, N. A. & Misra, D. 2007). Karena lapisan SiO₂ selalu terbentuk dalam proses fabrikasi, maka material yang diharapkan sebagai pengganti SiO₂ adalah paduan dari SiO₂ dan HfSiO_xN (HfSiO_xN/SiO₂) yang disebut dengan paduan dielektrik tinggi (*high-k dielectric stack*). Namun, masalah penting yang timbul saat menggunakan material *high-k* termasuk HfSiO_xN adalah terbentuknya perangkap muatan pada antar muka HfSiO_xN/SiO₂ (Bouazra, A., et.al. 2008).

Beberapa model telah dikembangkan dalam mempelajari arus bocor pada MOSFET berbasis material *high-k* (Zhao, Y. & White, M. H. 2004; Wu, H., et.al. 2006; Chen, W.B., et.al. 2007; Kauerauf, T., et.al. 2005) dengan menyertakan pengaruh perangkap muatan (Bouazra, A., et.al. 2008). Baru-baru ini, penulis mengembangkan model tersebut dengan melibatkan massa anisotropik elektron dan efek kopling antara energi kinetik transversal dan longitudinal

yang direpresentasikan oleh kecepatan elektron di gerbang (Noor, F.A., et.al. 2010a; Noor, F.A., et.al. 2010b; Noor, F.A., et.al. 2012c). Makalah ini akan menghitung arus bocor yang timbul pada MOSFET dengan menggunakan pendekatan fungsi gelombang Airy. Pengaruh ketebalan SiO_2 sebagai lapisan interfasial dan temperatur pada kapasitor $n^+\text{Poly-Si}/\text{HfSiO}_x\text{N}/\text{trap}/\text{SiO}_2/\text{Si}(100)$ bermassa anisotropik akan dipelajari secara detail.

TEORI

Gambar 1 menampilkan profil energi potensial dalam arah-z pada struktur $n^+\text{Poly-Si}/\text{HfSiO}_x\text{N}/\text{trap}/\text{SiO}_2/\text{Si}(100)$ di mana φ_1 dan φ_3 adalah ketinggian penghalang potensial HfSiO_xN dan SiO_2 , φ_2 adalah kedalaman perangkap muatan (trap), d_1 , (d_2-d_1), dan (d_3-d_2) adalah ketebalan HfSiO_xN , perangkap, dan SiO_2 , e adalah muatan elektron, dan V_{ox} adalah tegangan oksida.



Gambar 1. Profil potensial kapasitor $n^+\text{Poly-Si}/\text{HfSiO}_x\text{N}/\text{trap}/\text{SiO}_2/\text{Si}(100)$ saat diberi tegangan bias negatif pada gerbang $n^+\text{Poly-Si}$.

Profil potensial penghalang pada Gambar 1 dapat ditulis secara matematik seperti Persamaan 1, dengan $\kappa_1, \kappa_2, \kappa_3$ adalah konstanta dielektrik HfSiO_xN , perangkap, dan SiO_2 (Noor, F.A., et.al. 2013) c.

Elektron bergerak dari gerbang $n^+\text{Poly-Si}$ menuju substrat silikon. Pemodelan diawali menggunakan persamaan hamiltonian dalam mendeskripsikan gerak elektron dalam material anisotropik. Dengan menggunakan metode separasi variabel dan melibatkan energi total elektron terdiri dari energi transversal (bidang $x-y$) dan longitudinal (arah-z), persamaan Schroedinger 1-D yang mengandung bentuk kopling antara energi transversal dan longitudinal dapat dengan mudah diperoleh. Bentuk kopling ini diwakili oleh kecepatan elektron di gerbang $n^+\text{Poly-Si}$ (Noor, F. A., et.al 2010)b. Persamaan gelombang elektron di masing-masing daerah dapat ditulis seperti persamaan 2 (Noor, F.A., et.al. 2010) a.

Dalam Persamaan 2 tersebut maka $\beta, \chi, \delta, \varepsilon, \eta, \lambda, \sigma$, dan τ adalah konstanta, A_i dan B_i adalah bilangan Airy, dan k_1 dan k_5 adalah bilangan gelombang di gerbang $n^+\text{Poly-Si}$ dan substrat silikon. Dengan merapkan syarat batas pada $z = 0$, $z = d_1$, $z = d_2$, dan $z = d_3$, transmittansi elektron, $T = (k_5 \alpha_{zz,5} / k_1 \alpha_{zz,1})(\tau / \beta)$, dapat dengan mudah diperoleh dengan $\alpha_{zz,1}$ dan $\alpha_{zz,5}$ adalah tensor massa efektif $n^+\text{Poly-Si}$ dan Si. Transmittansi yang diperoleh kemudian digunakan untuk menghitung arus bocor J_z (Persamaan 3) seperti yang telah diberikan oleh Noor dkk (2010).

$$V(z) = \begin{cases} 0 & z < 0 \\ \varphi_1 - \mu \kappa_2 \kappa_3 z & 0 \leq z < d_1 \\ -\varphi_2 + \mu \kappa_3 d_1 (\kappa_1 - \kappa_2) - \mu \kappa_1 \kappa_3 z & d_1 \leq z < d_2 \\ \varphi_3 + \mu \kappa_2 d_1 (\kappa_1 - \kappa_2) + \mu \kappa_1 d_2 (\kappa_2 - \kappa_3) - \mu \kappa_1 \kappa_2 z & d_2 \leq z < d_3 \\ -eV_{ox} & z \geq d_3, \end{cases} \quad (1)$$

$$\mu = \frac{eV_{ox}}{d_1 \kappa_2 \kappa_3 + (d_2 - d_1) \kappa_1 \kappa_2 + (d_3 - d_2) \kappa_1 \kappa_3},$$

$$\Psi(z) = \begin{cases} \{\beta \exp(ik_1(z)) + \chi \exp(-ik_1(z))\} \exp(-i\gamma_1 z) & z < 0 \\ \{\delta A_i(\varepsilon(z)) + \varepsilon B_i(\varepsilon(z))\} \exp(-i\gamma_2 z) & 0 \leq z < d_1 \\ \{\eta A_i(\varepsilon(z)) + \lambda B_i(\varepsilon(z))\} \exp(-i\gamma_3 z) & d_1 \leq z < d_2 \\ \{\rho A_i(\varepsilon(z)) + \sigma B_i(\varepsilon(z))\} \exp(-i\gamma_4 z) & d_2 \leq z < d_3 \\ \tau \exp(ik_5 z) & z \geq d_3, \end{cases} \quad (2)$$

$$J_z = \frac{e \sum_l n_{vl} m_{dl}}{2\pi^2 \hbar^3} \times \int_0^\infty T(E_z) kT \ln \left\{ \frac{(1 + \exp[(E_F - E_z)/kT])^\lambda}{1 + \exp[(E_F - E_z - (eV_{ox} - \Delta))/kT]} \right\} dE_z \quad (3)$$

dengan k adalah konstanta Boltzmann, T adalah temperatur, n_{vl} adalah degenerasi lembah Si, m_{dl} adalah rapat keadaan massa Si, E_F adalah energy Fermi n^+ Poly-Si, $\lambda = m_{tm}/m_{ts}$ adalah rasio massa efektif transversal gerbang n^+ Poly-Si dan substrat Si, $m_{ts} = \sum_l n_{vl} m_{dl}$, dan $T(E_z)$ adalah transmittansi. Arus bocor dalam Persamaan (3) dievaluasi dengan menggunakan metode *Gauss-Laguerre Quadrature* (De Vries, P.L. 1993).


HASIL DAN PEMBAHASAN

Untuk menghitung arus bocor dalam kapasitor n^+ Poly-Si/HfSiO_xN/trap/SiO₂/Si(100) digunakan beberapa nilai parameter, yaitu: $\varphi_1 = 1,52$ eV, $\varphi_2 = 0,3$ eV, $\varphi_3 = 3,34$ eV, $d_1 = 3.5$ nm, $(d_2-d_1) = 0,25$ nm, $\kappa_1 = 13.5$, $\kappa_3 = 3.9$, $m_{HfSiO_xN} = 0,14m_0$, $m_{trap} = 0,35m_0$, dan $m_{SiO_2} = 0,8m_0$ [3,8]. Massa anisotropik silikon digunakan seperti yang dilaporkan Yi, K.S. & Quinn, J.J. (1983) A, Yi, K.S. & Quinn, J.J. (1983) B, dan Rahman, A., et.al. (2005).

Gambar 2 menampilkan grafik rapat arus bocor sebagai fungsi dari tegangan oksida untuk variasi temperatur divais. Digunakan kecepatan elektron sebesar 10^5 m/s dan ketebalan SiO₂ sebesar 0.5 nm. Dari gambar 3 terlihat bahwa arus bocor membesar seiring dengan bertambahnya tegangan yang diberikan pada lapisan oksida dan menunjukkan perilaku osilasi pada tegangan

tinggi. Terlihat pula bahwa temperatur divais tidak berpengaruh secara signifikan terhadap arus bocor.


Pengaruh ketebalan lapisan SiO₂ terhadap arus bocor ditampilkan pada Gambar 3 saat kecepatan elektron sebesar 10^5 m/s dan temperatur divais sebesar 300 K. Dari gambar terlihat bahwa dengan semakin tebalnya lapisan SiO₂ maka arus bocor akan berkurang.




Gambar 2. Rapat arus bocor vs tegangan oksida untuk variasi temperatur divais.

Gambar 4 menampilkan grafik arus bocor vs tegangan oksida untuk variasi ketebalan lapisan SiO₂. Kecepatan elektron di gerbang digunakan sebesar 10^5 m/s dan temperatur divais digunakan sebesar 300 K. Dari gambar terlihat bahwa arus bocor bertambah

seiring dengan bertambahnya tegangan oksida untuk semua ketebalan SiO_2 . Saat ketebalan lapisan oksida mencapai 0.5 nm, arus bocor menunjukkan perilaku osilasi sampai ketebalan lapisan mencapai 1 nm.



Gambar 3. Pengaruh ketebalan SiO_2 terhadap arus bocor.



Gambar 4. Rapat arus bocor sebagai fungsi dari tegangan oksida untuk variasi ketebalan lapisan SiO_2 .

KESIMPULAN

Makalah ini telah memodelkan arus bocor dalam kapasitor $n^+ \text{Poly-Si}/\text{HfSiO}_x\text{N}/\text{trap}/\text{SiO}_2/\text{Si}(100)$ dengan melibatkan kopling antara energy transversal dan longitudinal yang diwakili oleh kecepatan elektron di gerbang, dan massa anisotropik. Pendekatan fungsi Airy digunakan dalam perhitungan transmittansi. Dari hasil perhitungan diperoleh bahwa arus bocor bertambah seiring dengan bertambahnya tegangan oksida. Perubahan temperatur divais tidak berpengaruh secara

signifikan terhadap arus bocor. Diperoleh pula bahwa arus bocor berkurang seiring dengan bertambahnya ketebalan lapisan SiO_2 .

Ucapan Terima Kasih

Penelitian ini didukung secara finasial oleh Hibah Desentralisasi DIKTI dan Hibah Riset Inovasi dan KK ITB tahun 2013.

DAFTAR PUSTAKA

- Govoreanu, B., Blomme, P., Rosmeulen, M., Houdt, J. V. dan Meyer, K. D. 2003. *A Model for Tunneling Current in Multi-layer Tunnel Dielectrics*. *Solid-State Electronics*, **47**: 1045-1053.
- Chowdhury, N. A. dan Misra, D. 2007. Charge Trapping at Deep States in Hf-Silicate Based High- κ Gate Dielectrics. *Journal of the Electrochemical Society*, **154**: G30-G37.
- Bouazra, A., Nasrallah, A. -B., Poncelet, A. dan Said, M. 2008. Current tunnelling through MOS devices. *Materials Science and Engineering*, **C 28**: 662-665.
- Zhao, Y. dan White, M. H. 2004. Modeling of Direct Tunneling Current through Interfacial Oxide and High- κ Gate Stacks. *Solid-State Electronics*, **48**: 1801-1807.
- Wu, H., Zhao, Y. dan White, M. H. 2006. Quantum Mechanical Modeling of MOSFET Gate Leakage for High- κ Gate Dielectrics. *Solid-State Electronics*, **50**: 1164-1169.
- Chen, W. B., Xu, J. P., Lai, P. T., Li, Y. P. dan Xu, S. G. 2007. Gate Leakage Properties of MOS Devices with Tri-Layer High- κ Gate Dielectric. *Microelectronics Reliability*, **47**: 937-943.
- Kauerauf, T., Govoreanu, B., Degraeve, R., Groeseneken, G. dan Maes, H. 2005. Scaling CMOS: Finding the Gate Stack with the Lowest Leakage Current. *Solid-State Electronics*, **49**: 695-701.
- Noor, F. A., Abdullah, M., Sukirno, Khairurrijal, Ohta, A. dan Miyazaki, S. 2010. Electron and hole components of tunneling currents through an interfacial oxide-high- κ gate stack in metal-oxide-semiconductor capacitors. *Journal of Applied Physics*, **108**: 093711-1/4.
- Noor, F. A., Abdullah, M., Sukirno dan Khairurrijal. 2010. Comparison of electron transmittances and tunneling currents in an anisotropic $\text{TiN}_x/\text{HfO}_2/\text{SiO}_2/p\text{-Si}(100)$ metal-oxide-semiconductor (MOS) capacitor. *Journal of Semiconductors*, **31**: 124002-1/5.
- Noor, F. A., Iskandar, F., Abdullah, M. dan Khairurrijal. 2012. Numerical Simulation of Tunneling Current in an Anisotropic Metal-Oxide-Semiconductor Capacitor. *Telkomnika*

- Indonesian Journal of Electrical Engineering,*
10: 477-485.
- Noor, F. A., Khairiah, Abdullah, M. dan Khairurrijal. 2013. Electron Tunneling Current in Isotropic n⁺Poly-Si/HfSiO_xN/Trap/SiO₂/p-Si Capacitors: Effect of the Depth and Width Traps and Si Orientation, *dalam the 4th Nanoscience and Nanotechnology Symposium -2011*, Melville, NY: American Institute of Physics, pp. 154-157.
- De Vries, P. L. 1993. A First Course in Computational Physics, Second Edition. New York: Wiley.
- Yi, K. S. dan Quinn, J. J. 1983. Linear Response of a Surface Space-Charge Layers in Anisotropic Semiconductor. *Physical Review B*, **27**: 1184-1990.
- Yi, K. S. dan Quinn, J. J. 1983. Optical AbsorpSION and Collective Modes of Surface Space-Charge Layers on (110) and (111) Silicon. *Physical Review B*, **27**: 2396-2411.
- Rahman, A., Lundstrom, M. S. dan Ghosh, A. W. 2005. Generalized Effective-mass Approach for n-Type Metal-Oxide-Semiconductor Field-Effect Transistor on Arbitrarily Oriented Wafers. *Journal of Applied Physics*, **97**: 053702-1/12.

